D Flip Flop enable icin clock sinyalini donusturen devre olarak gosteriyor bunu video. Ama dusununce calismamasi lazim. Inverter'in Propagation delay suresi and Gate'e gore daha kisa. Yani and gate degismeden inverter degisimini tamamlamis oluyor. Bu durumda and gate asla HIGH vermemeli degil mi? Ama kullaniliyor bu tasarim. Kacirdigim bir şey mi var?